向零瓦PC进军 研究高能效芯片
2018-06-11 来源：
目前，多家芯片制造商和欧洲的一些研究机构已经组织起来，目的的找出新的微处理器设计方法，从而降低处理器的使用过程中的能耗并减少其在待机状态下的消耗的电能。
该研究项目被称为Steeper，其目标是几乎完全消除芯片在待机模式下的处理器功耗，并且将其使用状态下的功耗降低十倍。
瑞士的洛桑联邦工艺学院（EPFL）正在协调该项目，另外还有IBM公司的苏黎世研究实验室、Infineon Technologies公司和Global Foundries都为该该项目提供的专业协助，同时还有六家欧洲研究机构也参与到该项目中来。（据该声明称，Global Foundries是否参与尚未最终确定。）欧盟的欧洲委员会第七次框架方案将为该项目提供资金支持。
EPFL项目协调员Adrian Lonescu说："我们的构想是共享这项研究，使制造商能够制造出完美的电子产品 - 即在睡眠模式下耗电量几乎可忽略不计的计算机。我们将这种计算机称为零瓦PC。"这项设计还可以应用于移动电子设备处理器，以及需要延长电池寿命的各种领域中。
这项为期三年的项目将研究标准CMOS（互补型金属氧化物半导体）的替代设计，现有市售计算芯片使用的几乎都是这种设计。新的方法将使用基于纳米布线的TFET（隧道场效应晶体管）来替代原来CMOS芯片中使用的MOSFT（金属氧化物半导体场效应晶体管）。
这些研究人员指出，设计良好的TFET可以降低芯片的总体能耗要求，几乎消除待机模式下使用的功率。
待机模式下的不必要功耗是欧盟尤其关切的问题。即使是在待机模式下，处理器仍在消耗少量电能，这就像关得很紧的水龙头也会有水慢慢滴出一样。欧盟估计，在家庭和办公环境中，待机模式所消耗的电能占所有电能消耗中的约10%。
研究人员希望新的设计能够将晶体管的大门关得更紧，从而减少电力泄漏，同时还要让打开大门所需的电压更低。具体而言，研究人员希望将芯片的工作电压降低至0.5伏，大约比目前处理器电压要低一个数量级。
TFET将采用硅和硅-锗材料制成，并将利用量子机械频带至频带隧道技术来实现更高效的开关能力。这些半导体纳米布线只有几个纳米的直径，但它可很好地控制晶体管通道。
版权申明：本站文章部分自网络，如有侵权，请联系：west999com@outlook.com
特别注意：本站所有转载文章言论不代表本站观点！
本站所提供的图片等素材，版权归原作者所有，如需使用，请与原作者联系。
